「Verilog、類比IC設計工程師、數位IC設計工程師」找工作職缺

新版介紹

只搜尋職務名稱切換高階職類

找工作

找公司

更新日期
出勤制度
薪資待遇
經歷要求
公司相關
更多條件
排除條件

清空條件

檢視或訂閱條件

上班時段

休假制度

上班型態

薪資條件: 有寫薪資月薪3萬up 月薪4萬up 月薪5萬up

自訂條件

查詢結果: 所有工作

公司產業

科技園區

工業區

福利制度

公司類型

工讀性質

學歷要求

外語要求

科系要求

身份類型

接受身障

排除派遣

排除產業

排除關鍵字

排除公司

捷運附近

全部
全職
兼職
高階
- 派遣

SoC Team 資深數位IC設計工程師 (Dram Subsys) （此職缺非研發替代役）

鯨鏈科技股份有限公司

台北市信義區

經歷不拘

大學

1. DRAM subsystem integration and simulation 2. Perform front end design flow such as lint, synthesis, formality, and timing closure 3. Coordinate with other teams for all dram subsystem related issue 4. Provide design documentation, description and information to asic team and other teams and customers. 5. Mentoring junior team members Experienced on HBM is a plus. *備註：此職缺非研發替代役*

0~5人應徵

9/10 FPGA firmware engineer 數位電路韌體設計工程師 (Verilog/VHDL)

天淵實業股份有限公司

其他電子零組件相關業

桃園市楊梅區

經歷不拘

大學

Develop firmware/software to control thermal imager and to process thermal raw data. - Strong FPGA VHDL/Verilog coding

0~5人應徵

9/16 Digital ASIC engineer

立宥成科技有限公司

IC設計相關業

新北市新店區

5年以上

大學

Sometimes you‘ll have to do FPGA design for verification 2. What we need to see * Solid background on Verilog and ASIC design,

0~5人應徵

9/16 Sr. ASIC Design Engineer(竹北)

英屬蓋曼群島商譜瑞科技股份有限公司台灣分公司

IC設計相關業

新竹縣竹北市

5年以上

大學

other team members to integrate the block with the full chip 3. Use Verilog to design and System Verilog for block level

0~5人應徵

9/17 FPGA design engineer

富宇翔科技股份有限公司

通訊機械器材相關業

台北市內湖區

經歷不拘

碩士

layer. 3、Study related specification. 4、Develop in verilog language. 5、Use Matlab for verification. 6、Use Xilinx Vitis tool

6~10人應徵

7/26 數位IC工程師 (FPGA)(台北/新竹)

雷捷電子股份有限公司

IC設計相關業

新竹縣竹北市

2年以上

碩士

雷達數位IC FPGA Prototyping 硬體部門合作 FPGA daughter board 演算法部門合作撰寫 Verilog 韌體部門合作驗證 FPGA

0~5人應徵

8/25 管理類: Sr. ASIC Digital Design Manager

Synopsys Taiwan Co., Ltd._台灣新思科技股份有限公司

電腦軟體服務業

新竹縣竹北市

10年以上

碩士

around RTL coding, synthesis, CDC analysis, debug, verification coverage improvement in directed Verilog test environment, and be

0~5人應徵

4/10 FPGA工程師

普頓數位科技有限公司

其他機械製造修配業

台中市北屯區

經歷不拘

專科

1. 負責 FPGA 功能驗證、程式開發、測試、除錯及維護 2. 熟悉 FPGA: >> Familiar with Verilog RTL design. >> Familiar with RTL simulation, timing

0~5人應徵

9/10 數位電路設計工程師

安沛科技股份有限公司

其他電子零組件相關業

新竹縣竹北市

3年以上

碩士

Logic architecture design Algorithm design SoC design (MCU&Peripheral design) VHDL/Verilog logic design & simulation

0~5人應徵

9/12 (資深)數位工程師

創星電路設計股份有限公司

其他電子零組件相關業

新竹縣竹北市

經歷不拘

學歷不拘

1. SOC 整合 2. AMBA APB/AHB/AXI與類比IP模塊控制等周邊電路 3. CPU wrapper 4. FPGA相關設計與實作以上工作依個人意願酌情分配

0~5人應徵

9/16 數位IC設計研發工程師

芯測科技股份有限公司

其他半導體相關業

新竹縣竹北市

3年以上

大學

1.根據客戶需求及產品的規格提供客製化電路設計。 2.熟記憶體測試(MBIST)和修復(MBISR)者优佳 3.必要時支援客戶on-site support。 4.需熟悉Verilog及IC Flow 5.具獨立處理問題能力。

0~5人應徵

9/13 SRAM Characterization and Modeling Engineer, up to Staff Level (Hsinchu)

Qualcomm Semiconductor Corporation_高通半導體有限公司

IC設計相關業

新竹市

7年以上

碩士

model and Front-end Verilog views and tools. Silicon reliability modeling, validation with multiple foundries & EDA house is

6~10人應徵

9/18 SoC Team 數位IC設計工程師 (Middle end Engineer) （此職缺非研發替代役）

鯨鏈科技股份有限公司

IC設計相關業

台北市信義區

經歷不拘

大學

1. Maintain and support front end design flow framework such as lint, synthesis, formality, and timing closure 2. Coordinate with IP owners for front end implementation 3. Coordinate with front end engineers and back end engineers for report analysis 4. Perform critical module implementation if needed 5. Utility development *備註：此職缺非研發替代役*