工作內容
負責Central Design Verification Methodology 1. Develop and maintain central DV methodology 2. Co-work with SBU's design team and DV team to evaluate new DV flow 3. Debug and analyze unit/block/wholechip verification environment 4. Technical consulting of various verification methodologies 【必要條件】 1. Hands-on experience on wholechip test bench build-up : IP and SOC level TBs 2. Hands-on experience on high-speed IO protocols verification, like PCIe, USB3, USB4, DDR4, LPDDR4。 3. Experiences in using commercial (e.g. Synopsys, Cadence) VIP 4. Familiar with verification methodology such as UVM, VMM, or OVM 5. Familiar with Verilog/SystemVerilog and script language 【共創A+聯詠】 穩健踏實、專家精神、創造優勢 驅動科技、開發創新、引領未來 邀請優秀人才，共創A+聯詠
職務類別
工作待遇
待遇面議
（經常性薪資達 4 萬元或以上）
工作性質
管理責任
出差外派
上班時段
休假制度
可上班日
需求人數
條件要求
其他條件
1.Familiar with constrained random verification 2.Familiar with assertion-based verification 3.Familiar with Synopsys Zebu/HAPS or Cadence Palladium/Protium
福利制度
聯詠是世界級的公司，在這裡你可以跟一流的團隊共事，拓展工作視野，積累專業能力，成為頂尖好手，發揮自己的實力與價值。我們提供舒適安全的工作環境，工作所需的設備與資源，以及完善的薪酬與福利制度。聯詠以科技擘畫新視界，以創新建立新價值，歡迎有志一同的你加入我們的行列，共創A+聯詠! 【享高規格的薪資福利】 ∎具有競爭力的薪資以及獎酬規劃 ∎視專案執行率與達成度提供專案獎金 ∎專利獎金，鼓勵員工創新發明 ∎業界最高旅遊補助金，每年視公司營運狀況再加碼補助 ∎給予優於勞基法之不定彈性休假 ∎中秋、端午、春節、勞動節及生日禮券 【完善的教育訓練與人才發展制度】 ∎符合公司及個人發展的訓練計畫 ∎新進同仁採一對一指導者制度 ∎專業技術及管理類課程培訓 ∎語文進修課程與各種在職訓練 ∎提供e-Learning平台自我學習 【工作與生活平衡】 ∎ 育兒照護：家中育有未滿六足歲子女，公司補助每名子女每月5,000元育兒津貼，每年另可安排居家辦公15天之彈性上班制度 ∎ 企業志工假：每年16小時企業志工假，鼓勵員工自發性投入社會參與志願服務 ∎ 飲食照顧：員工自助餐廳，午餐及加班餐費補助 ∎ 健康把關：兩年一次的免費員工健康檢查、專業心理諮商及醫生駐廠諮詢服務 ∎ 友善職場：孕婦專屬車位、孕婦同仁上下班搭乘計程車補助、同仁陪產假和生育補助 ∎ 豐富活動：精彩豐富的半日遊尾牙行程、公司週年慶活動、部門包團旅遊活動、及多元社團活動參與
聯絡方式
聯絡人
智能客服