公司介紹

產業類別

聯絡人

HR

產業描述

EgisTec為一間擁有專業頂尖技術的IC設計公司

電話

暫不提供

資本額

傳真

暫不提供

員工人數

250人

地址

台北市內湖區瑞光路360號2樓 (內湖科技園區)


神盾股份有限公司 (Egis Technology Inc.,簡稱EgisTec,證券代號:6462) 創立於2007年,總公司位於台北市,在新竹慈雲路及台元科技園區設有辦公室,並在中國南京/上海/深圳、日本東京、韓國水原設有子公司或辦事處。同時,神盾股份有限公司也是身分認證國際標準組織(FIDO)的董事會成員。 神盾專精於電容式以及光學式指紋辨識感測晶片之IC設計、研發、測試及銷售業務,且同時擁有IC設計技術與系統設計技術之研發團隊,包含晶圓製程與封裝技術的設計能力。考量目前智慧型手機市場呈飽和狀況,指紋辨識技術成熟,市場競爭激烈下,神盾除對現有產品進行優化,亦積極進行轉型,致力於開發新產品及新應用,開拓非指紋辨識晶片業務及非手機市場之應用。 本公司遵守著以客戶為尊的服務原則,本著在IC設計業界已有豐富經驗的設計團隊,能針對客戶規格修改以解決相容性問題,具備高產品解析度、體積小以及成本較低等多項優勢,在個人電腦市場累積了長期的出貨實績。在全世界擁有超過百件專利技術。我們將致力於提供更創新、具前瞻性和用戶體驗更簡單直覺的解決方案,為客戶創造卓越的價值! 神盾榮耀: 2022 參與經濟部補助 AI on Chip 研發計畫「可重組類比 AI 晶片前瞻技術研發計畫」,發表全球首首創屏下大面積指紋辨識類比 AI 晶片 2020 《富比士 Forbes》獲選亞洲前200大Best Under A Billion企業 2019 《天下》快速成長企業100強中,位居第8 2017 高科技高成長500強 神盾居第9且台灣第一

顯示全部

主要商品 / 服務項目

神盾主要產品為指紋辨識IC,為因應客戶有不同機器裝置 (如智慧型手機、個人電腦、平板電腦、智慧型家電、穿戴式裝置等) 及使用不同平台之需求 (如Windows、iOS、Android、WinCE、Linux等)。 此外,本公司亦同時拓展非指紋辨識晶片產品線,包含飛時測距 dToF (Time of Flight)、3D DepthMap 感測技術等,除了應用於手機的快速對焦功能外,同時也針對節能減碳的趨勢,導入Notebook及電視,螢幕在無人觀看的情境下,對顯示進行節能的調整,未來亦將導入IOT等其他應用,持續開發新客戶、創造公司更多元的產品策略。

神盾股份有限公司 企業形象

福利制度

法定項目

其他福利

◆ 保險類 1.合於法令的勞保、健保 2.公司全額支付團體保險,含意外險/一般醫療/癌症醫療/職災保險 3.優惠眷屬團體保險 4.差旅平安險 ◆ 休閒類 1.週三下午茶 2.部門聚餐 3.康樂活動 4.年終尾牙活動 ◆ 休假及考勤制度 1. 合於法令的特休假、及各類休假 2. 優於法令的7天彈性休假 3. 彈性週工時制度 ◆ 其他 1.免費加班晚餐 2.年度員工健康檢查 3.生日禮金 4.三節禮金/禮券 5.婚喪喜慶補助

工作機會

廠商排序
4/28
台北市內湖區經歷不拘大學待遇面議
此職缺會接觸軟體程式開發、硬體IC應用、SPI訊號分析、影像處理分析及應用、生物辨識演算法分析及應用、機械學習演算法分析及應用、軟體測試驗證、軟體工程管理、專案管理、英文溝通能力。 必備工作技能:1. C語言、2. 英文 加分項目:1. 其他程式語言、2. 工作描述中任一技能 不排除有短暫出差之可能(日韓)
應徵
4/24
台北市內湖區4年以上大學待遇面議
(主要負責開發手機平台之指紋辨識IC的SDK程式) 1. 驗證新IC 2. 設計開發新IC之SDK 3. 優化新舊產品表現 4. 維護已量產產品專案 5. 開發/維護廠測程式 6.不排除有出差韓國一周內的可能 (一年2次內)
應徵
4/29
台北市內湖區1年以上專科月薪38,000~45,000元
負責公司產品的系統測試,包括功能測試、相容性測試、效能測試等,確保產品品質達到預期。 對測試過程中發現的問題進行記錄,並協調相關部門進行解決。 - 負責研發樣機及軟硬體模組的測試,包括數據採集、功能驗證、效能驗證、系統測試等 - 記錄測試數據,對測試過程中發現的問題進行記錄和整理,並編寫測試報告 - 與研發、硬體、軟體等團隊密切合作,對產品品質和測試結果進行驗證和確認
應徵
4/28
新竹縣竹北市2年以上碩士以上待遇面議
1.CMOS Image Sensor readout ckt design 2.Class AB Operational amplifier design 3.Switch Capacitor type Integrator ckt design 4.Analog to Digital Converter design 5.Digital to Analog Converter design 6.Fractional-N Phase Lock Loop design 7.Spread Spectrum Clock Generation PLL design 8.High Speed SerDes interface design 9.Linear Low Drop-Out Regulator design 10.Bandgap Reference design 11.Ring Oscillator ckt design 12.chip I/O and ESD protection scheme design 13.Silicon verification and failure analysis
應徵
4/28
新竹縣竹北市2年以上碩士以上待遇面議
1.CIS pixel device design 2.process flow setup 3.implant condition design 4.pixel layout 5.color filter/ micro-lens design 6.characterization plan 7.silicon data analysis and performance improvement
應徵
4/30
新竹縣竹北市5年以上大學待遇面議
1. 新產品CP測試程式 (含測試軟體&硬體) 規劃、開發、製作、撰寫、除錯並導入量產 2. CP測試數據收集與分析,提供新產品相關工程資料,協助產品特性驗證、線路修改或製程改善 3. 量產CP測試程式維護以及穩定性,提昇測試良率及縮短測試時間,降低測試成本
4/28
台北市南港區經歷不拘大學以上待遇面議
1. Design quality check (Netlist/Constraint/Timing) 2. Low-power structure planning and verify (UPF). 3. Supported back-end team in post-layout timing closure
應徵
4/28
新竹縣竹北市經歷不拘大學以上待遇面議
1. Design quality check (Netlist/Constraint/Timing) 2. Low-power structure planning and verify (UPF). 3. Supported back-end team in post-layout timing closure
應徵
4/28
台北市南港區2年以上大學待遇面議
1. Perform Netlist-to-GDS design flow, (TSMC 16 – 5 nm) -- including floorplan, placement optimization, clock tree synthesis and routing -- Low power layout with UPF, including multi-vdd, voltage island layout 2. Support STA timing analysis and ECO fixing 3. Perform physical verification, including DRC, LVS, Antenna check 4. Perform PG layout verification , including IR drop & EM analysis
應徵
4/28
新竹縣竹北市經歷不拘大學待遇面議
1. Perform Netlist-to-GDS design flow, including floorplanning, placement optimization, clock tree synthesis and routing. 2. Support STA timing analysis and fixing 3. Perform physical verification, including DRC, LVS, IR drop analysis.
應徵
4/28
台北市南港區2年以上大學待遇面議
(工作地點:台北為南港,新竹為:台元科技園區) 1. Responsible for IC DFT design methodology development and project implementation. 2. Flow development for Memory BIST, Scan, Boundary Scan, ATPG, DFT yield improvement and so on. 3. In house DFT utility development
應徵
4/28
台北市內湖區3年以上大學待遇面議
1. 一般會計帳務 2. 申報營業稅、營所稅及各類所得調節表等稅務作業 3. 配合母公司需求提供集團財務資訊及編製管理報表 4. 獨立處理子公司結帳相關作業 5. 財報自編 6. 具WORKFLOW實務操作經驗佳 7. 其他主管交辦事宜 8. 配合會計師查帳作業
應徵
4/30
台北市內湖區經歷不拘專科時薪190元
依專案時程,上班期間可依照雙方需求微調(無經驗可) 1.上班時間:周一至周五9:30-10:00至18:30-19:00(午休一小時) 2.工作內容:光學sensor指紋圖像採集、主管交辦事項 3.薪資計算:190元/時
應徵
4/29
台北市南港區3年以上碩士以上待遇面議
擔負以下至少一項演算法開發主責: 一、基於事件相機(event camera)與動態視覺感測器(Dynamic Vision Sensor, DVS)相關 1.設計開發視訊插幀(video frame interpolation)與視訊超分(video super-resolution)以達成慢動作特效與解析度提升效果。 2.設計開發低照度下動態場景的影像與事件多幀合成,達成亮度提升、移動物清晰、且雜訊抑制效果。 3.設計開發適用於事件相機的ISP流程,包含自動曝光(Auto Exposure, AE)、去雜訊(降噪)、細節增強等。 二、AI影像視覺邊緣運算 1.設計目標檢測、識別、分割的輕量化AI模型演算法。 2.將神經網路模型進行壓縮並移植部署到MCU平台上。 3.在算力與記憶體(內存)受限的邊緣裝置上實現AI影像視覺演算法。 三、3D/ToF相關 1.深度圖修補、去雜訊等後處理。 2.深度圖應用相關演算法開發,例如先進駕駛輔助系統(ADAS)、同步定位與地圖構建(SLAM)、時空場景重建(Spatio-temporal scene reconstruction )。 3.結合RGB色彩、事件資訊改善深度圖或輔助前述各項應用效果。 四、軟體演算法硬體化 1.將現有AE、AF等軟體演算法實現於FPGA上。 2.ISP相關演算法實現於硬體架構上。
應徵
智能客服
您好,我是您的智能客服 找頭鹿有任何問題都可以問我喔!